
List of Figures
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Figures 21
10-4 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .183
10-5 PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . .185
10-6 PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . .187
11-1 Configuration Register (CONFIG-1) . . . . . . . . . . . . . . . . . . . .198
12-1 Configuration Register (CONFIG-2) . . . . . . . . . . . . . . . . . . . .201
13-1 Break Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .204
13-2 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
13-3 Break Status and Control Register (BSCR) . . . . . . . . . . . . . .207
13-4 Break Address Registers (BRKH and BRKL) . . . . . . . . . . . . .208
14-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
14-2 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
14-3 Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . .213
14-4 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
14-5 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
14-6 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .220
15-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
15-2 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .227
16-1 LVI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .231
16-2 LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .232
16-3 LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .233
17-1 IRQ Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
17-2 IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
17-3 IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . .240
18-1 SCI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .246
18-2 SCI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .247
18-3 SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248
18-4 SCI Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250
18-5 SCI Transmitter I/O Register Summary . . . . . . . . . . . . . . . . .251
18-6 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . .254
18-7 SCI I/O Receiver Register Summary . . . . . . . . . . . . . . . . . . .255
18-8 Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
18-9 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
18-10 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
18-11 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .266
18-12 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .269
18-13 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .272
18-14 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .274
18-15 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . .276